สถาปัตยกรรมออโตไพลอต

ตัวอย่างที่ 1 ภาระของตัวจัดลำดับงาน

ใช้งานสามอย่างจากตารางของ Copter 4.6.3 กับเวลาของลูปเร่งด่วนที่วัดได้จากบอร์ดหนึ่ง (ค่าสมมติ 700 µs) ตารางจริงมีงานมากกว่านี้มาก ตัวอย่างนี้ใช้เพื่อฝึกคิด

LOOP_HZ = 400
tasks = {   # งาน: (อัตรา Hz, เวลาที่คาด µs)
    "fast loop (rate ctrl + motors)": (400, 700),
    "rc_loop": (250, 130),
    "fence_check": (25, 100),
    "ekf_check": (10, 75),
}
period_us = 1e6 / LOOP_HZ
load = 0.0
for name, (hz, us) in tasks.items():
    share = hz * us / 1e6
    load += share
    print(f"{name:<31} {hz:>3} Hz x {us:>3} us = {share:6.1%} of CPU time")
print(f"loop period {period_us:.0f} us, total load of these tasks {load:.1%}")
for hz in (400, 800):
    print(f"if the loop ran at {hz} Hz, the fast loop alone would need {hz * 700 / 1e6:.0%}")

fast loop (rate ctrl + motors)  400 Hz x 700 us =  28.0% of CPU time
rc_loop                         250 Hz x 130 us =   3.2% of CPU time
fence_check                      25 Hz x 100 us =   0.2% of CPU time
ekf_check                        10 Hz x  75 us =   0.1% of CPU time
loop period 2500 us, total load of these tasks 31.6%
if the loop ran at 400 Hz, the fast loop alone would need 28%
if the loop ran at 800 Hz, the fast loop alone would need 56%

งานเพียงไม่กี่อย่างก็ใช้เวลาประมวลผลเกือบหนึ่งในสาม ลูปเร่งด่วนเป็นส่วนใหญ่ เพราะทำทุกรอบ ถ้าเพิ่มอัตราลูปโดยไม่เปลี่ยนบอร์ด เวลาที่เหลือให้งานอื่นจะหายไปเร็วมาก นี่คือเหตุผลที่เอกสารเตือนว่าค่าเกิน 400 Hz ยังเป็นการทดลอง ถ้างานใช้เวลาเกินที่คาด ตัวจัดลำดับงานจะเลื่อนงานความสำคัญต่ำออกไป ซึ่งดูได้จากข้อความประสิทธิภาพใน log

ตัวอย่างที่ 2 เวลาหน่วงเท่าใดจึงกินส่วนเผื่อเฟสหมด

ลูปอัตราหมุนมีความถี่ครอสโอเวอร์ 8 Hz และส่วนเผื่อเฟสเมื่อไม่มีเวลาหน่วง 60° (ค่าสมมติ)

F_C, PM0 = 8.0, 60.0                           # Hz, องศา
for tau_ms in (8, 12, 20):
    lag = 360 * F_C * tau_ms / 1000
    print(f"delay {tau_ms:>2} ms: phase lag {lag:5.1f} deg, remaining margin {PM0 - lag:5.1f} deg")
tau_zero = PM0 / (360 * F_C) * 1000
print(f"delay that removes all margin: {tau_zero:.1f} ms")

delay  8 ms: phase lag  23.0 deg, remaining margin  37.0 deg
delay 12 ms: phase lag  34.6 deg, remaining margin  25.4 deg
delay 20 ms: phase lag  57.6 deg, remaining margin   2.4 deg
delay that removes all margin: 20.8 ms

เวลาหน่วงเพียง 20 ms ทำให้ส่วนเผื่อเฟสเหลือน้อยมากจนลูปแกว่ง ตัวกรองสัญญาณที่ตั้งความถี่ตัดต่ำเกินไป ลูปที่ทำงานช้า หรือ ESC ที่ตอบสนองช้า ล้วนเพิ่มเวลาหน่วง การลดเวลาหน่วงจึงช่วยให้จูนค่าได้แรงขึ้นโดยไม่แกว่ง